طراحی و شبیه سازی شبکه اتصال داخلی در یک آرایه آنالوگ برنامه پذیر میدانی

thesis
abstract

در این پایان نامه ابتدا شبکه اتصال داخلی آرایه های آنالوگ برنامه پذیر میدانی (fpaas) بررسی و برای یک fpaa مورد نظر طراحی شده است. ابتدا انواع و ساختار مدارهای منطقی برنامه پذیر و سپس ساختار fpaa و نمونه های پژوهشی و تجاری پیشین بررسی شده، پس از آن معماری شبکه اتصال، سویچ و نهایتاً آرایه sram طراحی شده است. در این پروژه، ترکیب شبکه های محلی، سراسری و تقاطعی به عنوان معماری مناسب برای شبکه اتصال داخلی برگزیده شده است. در طراحی شبکه اتصال، یک شبکه محلی جدید برای cab پیشنهاد شده که قابلیت اتصال کامل و بدون انسداد را داشته و نسبت به تنها شبکه دیگری که این ویژگی را دارد (شبکه تقاطعی) دارای مزیت هایی است که عبارتند از تعداد سویچ های کمتر در مسیر سیگنال، تعداد سویچ های کمتر در کل شبکه و مساحت اشغالی و هم چنین ظرفیت پارازیتی کمتر. در شبکه پیشنهادی تعداد سویچ هایی که به طور سری در مسیر سیگنال قرار می گیرند یک عدد است ولی در شبکه تقاطعی دو عدد، که در نتیجه افت ولتاژ در آن نسبت به تقاطعی %51 کمتر می شود. همچنین تعداد کل سویچ های شبکه برای cab های شامل هشت و چهل گره (منظور گره متصل به شبکه است) به ترتیب 36 عدد (%25/56) و 820 عدد (%25/51) کاهش می یابد. مساحت اشغالی شبکه برای cab های هشت و چهل گره به ترتیب ?m2175/6340 (%83/64) و ?m2467805 (%3/66) کمتر می شود. ظرفیت پارازیتی کل شبکه برای cab های هشت و چهل گره به ترتیب pf39351/0 (%54/56) و pf39/9 (%72/51) کاهش می یابد. تعداد سویچ های متصل به مسیر سیگنال در شبکه مخصوص هشت و چهل گره به ترتیب 10 عدد (%67/41) و 42 عدد (%35) کمتر می شود و مجموع ظرفیت های پارازیتی متصل به مسیر سیگنال در شبکه مخصوص هشت و چهل گره به ترتیب ff85/31 (%07/38) و ff94/131 (%25/31) کاهش می یابد. پس از انجام بررسی های لازم، دروازه انتقال به عنوان سویچ مناسب برگزیده شده است. در راستای طراحی آرایه sram ابتدا یک سلول sram با cr=2/5 و pr=1 و سپس آرایه sram همراه با مدارهای جانبی و در ادامه بخش آدرس دهی طراحی و شبیه سازی شده است. برای آدرس دهی یک روش جدید پیشنهاد شده است که برای یک آرایه 256×256، 2540 ترانزیستور داشته و از این نظر از دیگر روش ها برتر است. به علاوه بیشینه تعداد ترانزیستورهای پشته شده در این روش 3 عدد است که مانند بهترین روش ها (از این لحاظ) است. مدارهای بخش های مختلف به وسیله شبیه ساز hspice در یک فن آوری ?m 6m1p cmos-18/0 طراحی و شبیه سازی شده و سپس به وسیله نرم افزار l-edit جانمایی گردیده اند. سپس مدارهای استخراج شده از جانمایی دوباره شبیه سازی شده و درستی کارکرد آن ها بررسی شده است.

First 15 pages

Signup for downloading 15 first pages

Already have an account?login

similar resources

‏طراحی و شبیه سازی بلوک های ساختاری در یک آرایه ‏آنالوگ برنامه پذیر میدانی

‏‏ این پایان نامه به طراحی و شبیه سازی بلوک های ساختاری در یک آرایه آنالوگ برنامه پذیر ‏میدانی می پردازد. این پایان نامه برای پوشش مدارهای مختلف با کاربرد عام و کاربرد مهندسی ‏پزشکی هدف گذاری شده است. بنابراین مدارهای انتخاب شده در سه نوع ‏cab ‏ مختلف با ‏کاربردهای متفاوت قرار گرفته اند. ‏cabها به ترتیب برای کاربردهای خاص مهندسی پزشکی، کاربرد ‏عام و مدارهای معمول مورد استفاده و در نهایت کاربرد ...

15 صفحه اول

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

      چکیده   افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است   در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را ب...

full text

طراحی و سنتز یک پردازنده جانبی به منظور مرتب سازی اطلاعات با استفاده از حافظه داخلی آرایه‌های برنامه پذیر

 مرتب سازی داده‌ها یکی از مسائل مهم در هنگام پردازش اطلاعات دیجیتال می‌باشد. بسته به نحوه پیاده سازی مرتب کننده، معمولاً سه پارامتر سرعت، سطح اشغالی بر روی تراشه و توان مصرفی از اهمیت ویژه برخوردار هستند. وقتی مرتب کننده بر روی آرایه‌های منظقی برنامه­پذیر (FPGA) پیاده سازی شود، از آنجا که این بلوک به عنوان یک پردازشگر جانبی در کنار سایر بلوک‌های افزاری قرار می‌گیرد، تعداد CLBهای اشغال شده پارامت...

full text

طراحی یک آرایه آنالوگ برنامه پذیر در محیط کار در ولتاژ تغذیه پائین

در چند سال اخیر، آرایه های آنالوگ برنامه پذیر در محیط کار (analog array field programmable) به عنوان یک راه حل برای پیاده سازی سریع مدارهای آنالوگ - همانگونه که پیشتر برای تحقیق مدارهای دیجیتال توسط fpga انجام می گرفت - معرفی شده اند. از طرفی با گسترش سیسستمهای قابل حمل و نقل که باید توسط یک باتری تغذیه شوند، لزوم طراحی ولتاژ پایین احساس می شود. در این پایان نامه طراحی آرایه های آنالوگ برنامه پ...

15 صفحه اول

طراحی و شبیه سازی یک آرایه تشکیل شده از ترانسدیوسر های تانپیلز با وجود مواد پوشش دهنده محافظ

full text

طراحی و شبیه سازی یک الگوریتم مسیریابی در شبکه های سیّار اقتضایی مبتنی بر شبکه های عصبی مصنوعی

چکیده یکی از انواع شبکههای بی سیم که در سالهای اخیر بسیار مورد توجه قرار گرفته اند، شبکههای اقتضایی سیّار است که از تعدادی گره متحرک تشکیل شده است. متغیّر بودن موقعیت نسبی گرههای تشکیل دهنده، نیاز به الگوریتم مسیریابی چابکی دارد که بتواند تحّرک گرهها را مدیریت نموده و بستههای انتقال یافته را به طرز صحیحی به مقصد برساند به طوری که هیچ یک از دو طرف ارتباط از وجود تحّرک در گرههای شبکه مطلع نشوند. ای...

full text

My Resources

Save resource for easier access later

Save to my library Already added to my library

{@ msg_add @}


document type: thesis

وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت دبیر شهید رجایی - دانشکده مهندسی برق و کامپیوتر

Keywords

Hosted on Doprax cloud platform doprax.com

copyright © 2015-2023